2007/01/22

線拉完了

雖然 wires & multiplexers 又多又亂,但至少先保證了 architecture 的存在性 XD。Optimization 等 Sec. 5 Assembly 寫完再做不遲。今天看能不能把 Sec. 5 趕出來 ─ 應該要趕出來,不然來不及 XD。

--
實作到電路板上不知道要幾層了 XD。


然後發現 machine code spec 是放在 Sec. 4 Architecture Model,所以還是得寫一點 Sec. 4 XD。


事實上沒什麼好擔心的,大不了 ALU 之流的元件多擺幾個,線隨便亂拉,應該都湊得出來,只是夠不夠 compact(緊緻:「緊」即乾淨節省、「緻」即美麗雅緻 XD)的問題而已 XD。

Labels:

<< 回到主頁